Auliya`, Nurotul (2015) Fpga Implementation Of Ziegler-Nichols Closed-Loop Method For Automatic Pid Parameters Tuning. Sarjana thesis, Universitas Brawijaya.
Abstract
Loop kontrol diperlukan untuk mengontrol pabrik atau sistem untuk mendapatkan sistem kesalahan rendah, sistem yang kuat, atau sistem dengan respons cepat tergantung pada tujuan tersebut. Loop kontrol yang paling dikenal dan digunakan adalah proporsional-integral / proporsional-integral-integral-integral. Untuk mendapatkan output yang diinginkan, parameternya, yang memiliki efek berbeda, harus diatur sesuai dengan persyaratan desain. Beberapa metode dapat digunakan untuk menentukan parameter. Salah satunya adalah metode loop tertutup Ziegler-Nichols. Tujuan dari proyek ini adalah untuk melakukan implementasi FPGA dari metode loop tertutup Ziegler-Nichols untuk penyetelan parameter PID otomatis. Perangkat keras desain yang umum digunakan untuk proyek digital adalah mikrokontroler. Sumber daya perangkat mikrokontroler terbatas, kami tidak tahu berapa banyak sumber daya perangkat yang dibutuhkan proyek ini, dan untuk menambahkan sumber daya tambahan cukup rumit juga, oleh karena itu kami memilih FPGA sebagai gantinya. Proyek ini merupakan bagian dari proyek yang lebih besar yang terdiri dari tiga proyek, yang masing-masing ditangani oleh seorang siswa. Bagian terpenting untuk proyek ini adalah modul estimator dan pengontrol yang berlokasi di FPGA. Ini karena fungsi estimator adalah untuk melakukan langkah-langkah metode loop tertutup Ziegler-Nichols dan pengontrol diperlukan karena estimator tidak dapat berfungsi jika tidak ada pengontrol. Untuk membangun dan menguji sistem, perlu untuk memulai dari subsistem. Jika tes subsistem berhasil, maka probabilitas untuk keseluruhan sistem menjadi sukses lebih tinggi. Hasil eksperimen menunjukkan bahwa subsistem telah berhasil dirancang, tetapi sistem keseluruhan tidak dapat diterapkan karena target Spartan 3E FPGA tidak memiliki sumber daya logika yang cukup pada. Tujuan pertama dan kedua dicapai tetapi tujuan ketiga tidak tercapai karena proyek ini tidak dapat diterapkan pada FPGA target dan oleh karena itu proyek ini belum digunakan pada alat nyata.
English Abstract
A control loop is necessary in order to control a plant or system in order to gain low error system, robust system, or system with fast response depend on the purpose. The most commonly known and used control loop is Proportional-Integral/Proportional-Integral-Derivative. In order to gain the desired output, its parameters, which have different effects, have to be set according to the design requirements. Several methods can be used to determine the parameter; one of them is Ziegler-Nichols closed-loop method. The purpose of this project is to carry out FPGA implementation of Ziegler-Nichols closed-loop method for automatic PID parameters tuning. The commonly used design hardware for digital projects is microcontroller. Microcontroller device resources is limited, we do not know how much device resources this project will take, and to add an additional resources is quite complicated as well, therefore we choose FPGA instead. This project is part of a bigger project which consists of three projects, which are handled by a student each. The most important parts for this project are estimator and controller modules which are located in the FPGA. This is because the estimator’s function is to do the steps of the Ziegler-Nichols closed loop method and the controller is necessary because the estimator can not function if there is no controller. To build and test out the system, it is necessary to begin from the subsystems. If the subsystem’s tests are successful, then the probability for the overall system to be success is higher. Experimental results show that the subsystems have been successfully designed, but the overall system could not be applied because the target Spartan 3E FPGA does not have sufficient logic resources on. The first and second objectives was achieved but the third objective was not achieved because this project could not be applied on the target FPGA and therefore this project has not been used on the real tools.
| Item Type: | Thesis (Sarjana) |
|---|---|
| Identification Number: | SKR/FT/2015/242/051503011 |
| Subjects: | 600 Technology (Applied sciences) > 621 Applied physics > 621.3 Electrical, magnetic, optical, communications, computer engineering; electronics, lighting |
| Divisions: | Fakultas Teknik > Teknik Elektro |
| Depositing User: | Budi Wahyono Wahyono |
| Date Deposited: | 27 Apr 2015 13:42 |
| Last Modified: | 22 Oct 2021 05:47 |
| URI: | http://repository.ub.ac.id/id/eprint/143301 |
Preview |
Text
skripsi_proposal(yudis(coverok2))9d4m4m8i3l4.pdf Download (1MB) | Preview |
Preview |
Text
skripsi_proposal(yudis(v1)(revis3(gamb_lg))(ack_ok))9d4m4m8i3l4.pdf Download (8MB) | Preview |
Actions (login required)
 |
View Item |