AriPermanaL (2013) Perancangan dan Simulasi IC CMOS Inverter Schmitt Trigger. Magister thesis, Universitas Brawijaya.
Abstract
Schmitt trigger CMOS mengoptimalkan desain karakteristik yang meliputi: interfacing dengan Op-Amp dan jalur transmisi, konversi tingkat logika, linear operation , dan desain khusus bergantung pada karakteristik CMOS. Schmitt trigger CMOS memiliki keuntungan sebagai berikut: Impedansi masukan yang tinggi (10 12 Ω), keseimbang an karakteristirk input dan output yang meliputi: ambang batas simetris, biasanya untuk ½ VCC dan pengendali jalan keluaran. Ambang positif dan negatif menunjukkan variasi yang rendah sehubungan dengan suhu, batas tegangan (3V - 15V), komsumsi daya rendah serta kebal terhadap noise. Penelitian ini dilakukan dengan cara eksperimental, perancangan Schmitt trigger menggunakan software Pspsice 14. Untuk inputan sinyal yang mengandung noise dari sinyal analog diubah ke sinyal digital. Pengujian sistem dilakukan dengan simulasi Pspsice serta penggambaran layout menggunakan software DSCH dan Microwind . Variabel yang dikontrol adalah tegangan histerisis, propagation delay dan disipasi daya pada teknologi CMOS 0.12 μm. Hasil penelitian menunjukkan waktu propagation delay 12.39 ns; yang lebih kecil bila dibanding dengan spesifikasi rangkaian sebesar 13 ns, dengan beban yang dianjurkan ≤ 5 pF pada teknologi 0.12 μm. Untuk disipasi daya pada teknologi 0.12 μm sebesar 108 μw pada frekuensi kerja 15 MHz dengan beban 5 pF; daya ini lebih kecil dibanding dengan disipasi daya pada spesifikasi rangkaian sebesar 500 mW, hal ini dikarenakan dimensi IC yang kecil sehingga kebutuhan tegangan catu daya juga kecil. Semakin besar tegangan catu daya, frekuensi dan beban kapasitor maka semakin besar pula disipasi daya.
English Abstract
Schmitt trigger CMOS optimizes design characteristics including: interfacing with op amp and transmission lines, logic level conversion, linear operation, and special design depended on characteristics of CMOS. Schmitt Trigger CMOS has following advantages: high input impedance (10 12 Ω), balanced inputs and outputs characteristics coverage (symmetrical threshold, usually for ½ VCC, output controller). Positive and negative thresholds showed low variation with respect to temperature, voltage limitation (3V - 15V), lowpower consumption, Immune to noise. research was done by designing schmitt trigger using pspsice 14 software. System verification was done by pspsice simulation and drawing layout using DSCH and Microwind software. results showed 12.39 ns propagation delay time. value was smaller than circuit specifications of 13 ns, with load ≤ 5 pF using 0.12 μm technology. For power dissipation at 0.12 μm technology of 108 μw at 15 MHz operating frequency with a 5 pF load is smaller than specification of a series of 500 mW this is due to small dimensions of IC so that power supply voltage requirement is also small and effect of variable frequency and load capacitors were used. greater power supply voltage frequency and load capacitor greater power dissipation.
| Item Type: | Thesis (Magister) |
|---|---|
| Identification Number: | TES/621.397 32/ARI/p/041302637 |
| Subjects: | 600 Technology (Applied sciences) > 621 Applied physics > 621.3 Electrical, magnetic, optical, communications, computer engineering; electronics, lighting |
| Divisions: | S2/S3 > Magister Teknik Elektro, Fakultas Teknik |
| Depositing User: | Endro Setyobudi |
| Date Deposited: | 11 Jun 2013 14:54 |
| Last Modified: | 11 Jun 2013 14:54 |
| URI: | http://repository.ub.ac.id/id/eprint/158699 |
Actions (login required)
 |
View Item |