Sikome, LilyMiendolfina (2013) Simulasi Rancangan Gerbang Logika 3 Wide - 3 Input and-or-Inverter Teknologi ECL. Magister thesis, Universitas Brawijaya.
Abstract
Perkembangan teknologi mikroelektronik khususnya monolitik memungkinkan munculnya rangkaian yang terdiri dari komponen aktif dan komponen pasif dalam satu chip. IC dengan teknologi bipolar umumnya dikenal memiliki disipasi daya lebih tinggi daripada IC teknologi CMOS, namun memiliki kecepatan yang lebih besar. Dengan meningkatnya kebutuhan akan server dengan performa prima pada midrange computer family , teknologi ECL banyak digunakan, dan dikembangkan berbagai konfigurasi ECL untuk mendapatkan IC dengan disipasi daya yang rendah kecepatan yang lebih besar dibandingkan dengan IC yang sama dari keluarga CMOS. Penelitian ini dilakukan untuk merancang dan menganalisis karakteristik Rangkaian 3 wide – 3 Input And – Or – Inverter Gate teknologi ECL, dan membandingkan karakteristiknya dengan karakteristik IC keluarga CMOS. Dalam penelitian ini simulasi dilakukan untuk mendapatkan nilai disipasi daya, noise margin , fan out , dan propagation delay time untuk beban kapasitif yang sama dengan IC serupa dari keluarga CMOS.Perancangan ini dilakukan dengan menyusun rangkaian skematik gerbang,yang kemudian disederhanakan dengan sistem subcircuit pada software perancangan. Variabel yang digunakan dalam penelitian ini adalah variabel yang digunakan dalam analisis karakteristik tegangan yaitu tegangan keluaran tinggi (V OH ), tegangan keluaran rendah (V OL ), tegangan masukan tinggi (VIH), dan tegangan masukan rendah (V IL ), variabel yang digunakan dalam analisis karakteristik arus yaitu arus keluaran tinggi (I OH ), arus keluaran rendah (I OL ), arus masukan tinggi (I IH ), dan arus masukan rendah (I IL ). Parameter yang digunakan dalam penelitian ini adalah parameter transistor bipolar NPN yaitu penguatan arus transistor saat dibias maju (β F ) yang bernilai 40, arus saturasi (I S ) bernilai 0,85×10 A, dan tegangan rmal transistor (V T ) sebesar 0,0025 V. Berdasarkan simulasi didapat nilai karakteristik tegangan. V OH = -0,8 V V OL =-1,474 V V IH =-0,9 V V IL =-1 V noise margin NMH=0,1V NML=0,374V. Rangkaian dapat dibebani sejumlah 99 unit beban, memiliki disipasi daya sebesar 8,405 mW dan propagation delay time sebesar 11,672 ns pada frekuensi 25Mhz dan beban kapasitif 50 pF. Rangkaian 3 Wide – 3 Input AOI memiliki disipasi daya kecil dan tPD yang lebih cepat 5,328 ns dibandingkan gerbang serupa dan beban yang sama pada keluarga CMOS.
English Abstract
development of microelectronic technology enables emergence of particular monolithic circuit consisting of active and passive components onto a single chip. IC with bipolar technology is generally known to have higher power dissipation than one with CMOS technology, however it has relatively high speed. With increasing needs for computer servers with excellent performance at a mid-range family, ECL technology is widely used and developed a variety of configurations to obtain ECL ICs with low power dissipation, high speed compared to same CMOSIC family. This research was conducted to design and analyze characteristics of a circuit of 3 wide - 3 Input And - Or - Inverter Gate ECL technology by simulating model, and to compare its characteristics with characteristics of CMOS IC family. simulation was performed to get value of power dissipation, noise margins, fan-out, and to obtain propagation delay time for same capacitive load of similar IC from highspeed CMOS family. design was done by composing a schematic circuit gate, which n reduces into subcircuit system. Variables used in this study were ones used in analysis of characteristics of output voltage, i.e. high output voltage (V OH ), low output voltage (V OL ), high input voltage (V IH ), and low input voltage (V IL ). And variables used in analysis of current characteristics were high output current (I OH ), low output current (I OL ), high input current (I IH ), and low input current (I IL ). parameters used in this study is an NPN bipolar transistor parameters namely β F (transistor current gain when biased forward) of 40, I S (saturation current) of 0.8510 and V T (transistor rmal voltage) of 0.0025 V. simulation results showed that circuit had a 99 unit fan out, with 8.405 mW power dissipation, and propagation delay time of 11.672 ns at a frequency of 25 MHz and 50 pF capacitive load. voltage characteristics resulted in noise margin of NMH of 0.1 V and NML of 0.374 V. circuit had tPD of 5.328 ns which was faster than a similar gate and load of same CMOS family.
| Item Type: | Thesis (Magister) |
|---|---|
| Identification Number: | TES/621.381 532 2/SIK/s/041307767 |
| Subjects: | 600 Technology (Applied sciences) > 621 Applied physics > 621.3 Electrical, magnetic, optical, communications, computer engineering; electronics, lighting |
| Divisions: | S2/S3 > Magister Teknik Elektro, Fakultas Teknik |
| Depositing User: | Endro Setyobudi |
| Date Deposited: | 03 Dec 2013 10:18 |
| Last Modified: | 03 Dec 2013 10:18 |
| URI: | http://repository.ub.ac.id/id/eprint/158674 |
Actions (login required)
 |
View Item |