BAB I
PENDAHULUAN

1.1 Latar Belakang

Berkembangnya era digital yang begitu pesat beberapa tahun terakhir ini, Hampir semua teknologi analog digantikan dengan teknologi digital. Tidak dapat dihindarkan bahwa pekembangan teknologi digital menjadi begitu cepat dan semakin mempermudah pekerjaan manusia, menambah ilmu pengetahuan, atau hanya sekedar hiburan belaka. Setiap perangkat digital seperti kamera digital, DVD atau pemutar MP3 tersusun dari sistem yang sangat kompleks, tentu saja tidak dapat kita pelajari secara menyeluruh, dan juga hampir tidak memungkinkan bagi kita untuk membuatnya. Bahkan kita tidak akan mampu membuat sebuah kalkulator sederhana bila tidak didukung dengan peralatan yang modern dan proses produksi yang panjang. Hal ini membuat para peneliti ingin membuat suatu alat yang mampu diprogram sesuai dengan keinginan pengguna tanpa harus melalui proses produksi yang begitu kompleks dan membutuhkan banyak biaya. Dengan penelitian itu ditemukan suatu teknologi yang dapat disebut dengan *Programmable Logic Device* (PLD) yang salah satu contohnya yaitu *Field Programmable Gate Array* (FPGA), sebuah teknologi integrasi yang mampu diprogram menjadi suatu rangkaian digital sesuai dengan yang kita inginkan.

FPGA telah menetapkan diri sebagai alat berharga dalam pelaksanaan sistem kerja tinggi, yang menggabungkan keunggulan *reprogrammability processor* dengan kecepatan dan keunggulan pemrosesan paralel pada suatu perangkat keras. Namun masalah yang sering dijumpai dalam sistem yang berbasis FPGA adalah pemrosesan aritmatika bilangan ilmiah yang biasanya direpresentasikan dalam bentuk bilangan *floating point*. Hal ini memang disebabkan pemrosesan bilangan floating point bukan termasuk komponen standar FPGA. Padahal banyak sistem yang membutuhkan perhitungan bilangan ilmiah. Misalnya pada pemrosesan sinyal digital dan pengolahan gambar. Oleh karena itu diperlukan implementasi sistem yang dapat menghitung bilangan *floating point* dalam FPGA.

Gagasan bilangan real dalam matematika bagus dan cocok untuk perhitungan manual dan manipulasi rumus. Namun, bilangan real tidak cocok untuk komputasi umum, karena representasi numeriknya jika dinyatakan dalam deret digit bisa sangat panjang atau bahkan memiliki deret digit dengan panjang tak terhingga. Misalnya konstanta π, konstanta e, dan 1/3. Padahal dalam prakteknya, komputer hanya dapat menyimpan nomor atau deret digit/angka dengan presisi yang terbatas. Angka dan aritmatika yang digunakan dalam perhitungan ilmiah harus memenuhi beberapa kriteria umum, antara lain:

1. Bilangan harus memiliki persyaratan penyimpanan yang sederhana
2. Operasi aritmatika harus dapat dilakukan secara efisien
3. Sebuah level standarisasi atau portabilitas, diinginkan hasil yang diperoleh pada satu komputer harus sama dengan hasil perhitungan yang sama pada komputer lain.

Metode standar internasional untuk mewakili angka pada komputer telah ditetapkan oleh standar IEEE 754 untuk memenuhi tujuan-tujuan dasar.

Floating Point Unit (FPU) sebagai unit yang bekerja khusus untuk memproses perhitungan bilangan *floating point* menjadi bagian penting dari banyak komputasi ilmiah, dan ini dapat ditemukan di berbagai bidang, seperti prakiraan cuaca, simulasi fisika nuklir, dan pengolahan gambar. FPU ini dapat berguna dalam pelaksanaan sistem FPGA yang kompleks yang tidak hanya memanfaatkan *reprogrammability* dan paralelisme FPGA tetapi juga yang membutuhkan suatu unit aritmatika yang dapat menghitung bilangan ilmiah. Karena FPU ini akan diimplementasikan pada FPGA maka sebagian pengolahan *floating point* diterapkan pemrosesan secara paralel dan penggunaan blok-blok logika khusus agar *floating point unit* yang dirancang dapat melakukan perhitungan dengan kecepatan tinggi.

Dalam skripsi ini unit aritmatika bekerja berdasarkan standar IEEE 754 untuk bilangan *floating point* telah diimplementasikan pada Xilinx Spartan3E. unit aritmatika yang diimplementasikan memiliki unit pengolahan 32-bit yang memungkinkan untuk mengolah berbagai aritmatika dasar antara lain Penjumlahan, pengurangan, perkalian dan pembagian. Operasi dapat dipilih oleh instruksi tertentu. Sintesis unit aritmatika yang dirancang untuk FPGA dilakukan dengan menggunakan Xilinx ISE 11.1.

1.2 Rumusan Masalah

Dari latar belakang yang telah diuraikan diatas, dapat dirumuskan permasalahan sebagai berikut:

1) Bagaimana merancang sistem FPU yang diimplementasikan dengan menggunakan FPGA.
2) Bagaimana merancang sistem FPU yang dapat digunakan sebagai *co-processor.*
3) Bagaimana cara mengatur kerja FPU dengan menerapkan pemrosesan secara paralel.
4) Apakah FPGA dapat digunakan sebagai media implementasi FPU yang digunakan sebagai *co-processor.*
5) Bagaimana kinerja maksimal FPU ketika diimplementasikan dalam FPGA.

1.3 Ruang Lingkup

Mengacu pada permasalahan yang ada, maka pembahasan penelitian ini dibatasi pada:

1) Membahas bagaimana FPU bekerja dalam hubungannya dengan perhitungan bilangan pecahan biner 32 bit dengan standar IEEE 754.
2) Membahas bagaimana cara penerapan unit-unit yang bekerja khusus guna membantu proses perhitungan bilangan *floating point* yang diimplementasikan pada FPU.
3) Tidak membahas cara penulisan bahasa hardware yang akan digunakan pada sistem FPU.
4) Membahas cara penerapan FPU kedalam sistem yang lebih kompleks atau yang membutuhkan perhitungan bilangan *floating point*.

1.4 Tujuan

Tujuan penelitian ini adalah untuk memberikan gambaran tentang kecepatan maksimal proses perhitungan suatu FPU yang diimplementasikan dalam FPGA.