

BAB III

METODOLOGI

Dalam metodologi akan diuraikan cara-cara yang dilakukan dalam proses perancangan Multiplexer 16 to 1 teknologi high speed CMOS (HCMOS). Metode yang digunakan digunakan untuk mendapatkan pemecahan masalah adalah metode analisis dengan mengacu pada literatur-literatur. Selain dengan analisis, untuk mendapatkan kemampuan Multiplexer 16 to 1 yang diinginkan, juga digunakan metode simulasi dengan menggunakan perangkat lunak *Pspice*. Penyusunan metodologi dipilih sedemikian rupa agar diperoleh suatu jalur pemikiran yang teratur dan terarah pada proses perancangan. Adapun metodologi yang digunakan adalah sebagai berikut:

3.1 Penentuan Spesifikasi rangkaian IC

Perancangan desain rangkaian IC ini memiliki spesifikasi sebagai berikut:

- 1) Memiliki 16 masukan dan 1 keluaran.
- 2) Menggunakan 4 gerbang logika inverter dan 16 gerbang logika NAND.
- 3) Driver kaskada
- 4) Memiliki *propagation delay* = 20ns dan dissipasi daya = 0,125 mW

3.2 Studi Literatur

Studi literatur yang dilakukan dalam proses perancangan rangkaian terpadu *Multiplexer 16 to 1* adalah sebagai berikut:

- 1) Studi tentang prinsip kerja, struktur geometris dari MOSFET, karakteristik arus tegangan dan persamaan-persamaan yang menjelaskan transistor bekerja dalam berbagai macam kondisi operasi, *propagation delay*, dan disipasi daya dalam CMOS.
- 2) Studi tentang cara kerja gerbang inverter, NAND, karakteristik alih tegangan, persamaan-persamaan yang diperoleh dalam berbagai kondisi operasi dan *noise margin*.
- 3) Studi tentang rangkaian logika Mutiplekser 16 to 1.

- 4) Studi tentang parameter proses teknologi dalam desain rangkaian terpadu yang digunakan sebagai parameter dasar dari perancangan dan perhitungan yang mendukung perancangan IC.
- 5) Studi tentang perangkat lunak *Pspice* untuk analisis karakteristik alih tegangan, dan *propagation delay*, serta *design rules* dalam pembuatan layout gerbang CMOS dengan perangkat lunak *microwind*.

3.3 Proses Analisis

Logika HCMOS sebenarnya komponen penyusun utamanya adalah rangkaian logika CMOS. Logika HCMOS merupakan pengembangan lanjut dari logika CMOS, pengembangan desain rangkaian dikembangkan terutama untuk mencapai *propagation delay* yang secepat LS-TTL terutama sebagai penggerak beban kapasitif.

Perancangan rangkaian terintegrasi Multiplexer 16 to 1 ini meliputi spesifikasi rangkaian yang dimaksudkan untuk menentukan rangkaian Multiplexer 16 to 1 yang akan digunakan dalam proses perancangan, dan analisis karakteristik alih tegangan dan analisis *propagation delay*. Analisis karakteristik alih tegangan dilakukan untuk mendapatkan nilai V_{OH} , V_{IL} , V_{OL} , dan V_{IH} , dimana perolehan nilai V_{OH} , V_{IL} , V_{OL} , dan V_{IH} , dengan memasukkan nilai-nilai tertentu dalam perumusan yang dipakai, sedangkan analisis *propagation delay* dilakukan dengan mendesaian nilai L dan W pada transistor. Dalam analisis *propagation delay*, proses perancangan dimulai dengan menentukan nilai *propagation delay* sebagai parameter yang dirancang dimana rangkaian akan dirancang dengan nilai t_{PLH} dan t_{PHL} yang sama agar memiliki keluaran yang simetris.

3.4 Proses Simulasi

Hasil analisis dan perhitungan matematis perlu disimulasikan untuk mengetahui kebenaran perancangan yang telah dilakukan. Simulasi dilakukan untuk mengetahui VTC, *rise time*, *fall time*, dan *propagation delay*. Nilai-nilai yang di dapatkan dari tampilan grafik simulasi kemudian akan dibandingkan dengan karakteristik dari IC TTL dan CMOS, kemudian dari perbandingan


tersebut dapat diketahui teknologi mana yang lebih baik dalam perancangan IC berdasar pada kondisi-kondisi ideal.

Untuk mengetahui kebenaran hasil perancangan perlu diketahui terlebih dahulu bagaimana tampilan VTC (*Voltage Transfer Characteristic*) pada hasil simulasi. Hasil simulasi VTC dengan menggunakan *Pspice* akan diketahui nilai-nilai V_{OH} , V_{IL} , V_{OL} , dan V_{IH} , kemudian akan dibandingkan kondisi mana yang lebih baik antara IC HCMOS Multiplexer 16 to 1 dengan IC TTL dan CMOS. Kondisi ideal untuk tampilan VTC adalah nilai V_{OH} , semakin mendekati nilai tegangan masukan dan untuk V_{OL} mendekati nilai tegangan *ground* (0V), serta selisih antara nilai V_{IL} dan V_{IH} semakin kecil.

Proses simulasi selanjutnya adalah simulasi *Unit Step* yaitu rangkaian diberi masukan satu gelombang (*step*) sinyal pulsa. Pada sinyal keluaran akan diamati nilai *rise time* (t_r), *fall time* (t_f), *propagation delay* (t_{PLH} dan t_{PHL}) untuk kemudian diambil perbandingan antara Multiplexer 16 to 1 HCMOS dengan teknologi TTL dan CMOS.

3.5 Proses Penggambaran Layout

Proses terakhir yang dilakukan adalah melakukan penggambaran layout rangkaian Multiplexer 16 to 1 dengan menggunakan program *microwind*.



Gambar 3.1 Diagram Alir Perancangan IC HCMOS Multiplekser 16 to 1