BKG

Siswoyo, Bambang (2015) Desain Arsitektur Kontroler Logika Fuzzy Kompak Enam Kanal untuk Motor Servo Robot Manipulator dengan Metode Multiplek berbasisTeknologi FPGA (Field Programmable Gate Array). Doctor thesis, Universitas Brawijaya.

Indonesian Abstract

Penggunaan robot dalam industri manufaktur bertujuan agar proses-proses yang dilakukan secara manual dapat bekerja secara otomatis; terutama pekerjaan yang memerlukan ketelitian proses yang tinggi, daerah kerja yang berbahaya, memerlukan proses yang berulang-ulang untuk mendapatkan produk dengan kualitas produksi yang seragam serta alasan-alasan lainnya. Pada umumnya, komputer secara khusus telah disediakan oleh produsen robot dan berpasangan dengan mekanik robot karena telah didesain bersesuaian dengan geometri robot tersebut, terutama pada bagian piranti perangkat kerasnya. Pada sistem robot berbasis komputer, proses-proses yang dilakukan adalah: algoritma kontrol servo, algoritma inverse kinematic, aplikasi bahasa pemrograman untuk robot serta aplikasi perangkat lunak lainnya. Pengembangan algoritma kontrol servo pada umumnya diimplementasikan berupa perangkat lunak yang dieksekusi oleh komputer bersama-sama dengan perangkat keras tambahan. Selain itu, komputer juga melakukan pemrosesan algoritma inverse kinematic untuk menentukan berapa besarnya sudut untuk masing-masing dari keenam sendi, agar end-effector diposisikan pada ruang tiga dimensi secara tepat yang diperoleh melalui model matematik dari geometri robot tersebut. Kepresisian gerakan end-effector pada robot manipulator untuk industri manufaktur ditentukan oleh sistem kontrol servo pada setiap sendinya. Gerakan robot manipulator memiliki kecenderungan tidak dapat diprediksi yang diakibatkan oleh gangguan yang terjadi pada end-effector bersifat dinamis dikarenakan tool bergerak kesegala arah sesuai dengan pengerjaan proses pada material kerjanya. Dengan demikian, hal tersebut dapat dipecahkan oleh kontroler servo yang tidak memerlukan fungsi alih dari plant dan dapat menangani masalah-masalah gangguan beban yang bersifat dinamis. Aplikasi dari PC (Personal Computer) sebagai kontroler servo pada robot manipulator, kelemahan-kelemahannya adalah: sistem Servo membebani kinerja komputer; tingkat sampling sangat rendah; menggunakan slot ekpansi Komputer; sistem pengkabelan menjadi rumit; penggantian komputer menjadi sulit. Kontroler logika fuzzy dalam industri manufaktur telah terbukti dapat menyelesaikan masalah-masalah gangguan yang tidak diprediksi tanpa mengetahui fungsi alih pada plant. Terdapat implementasi kontroler logika fuzzy cepat menggunakan teknologi FPGA akan tetapi komponen internal FPGA (FPGA Resources) yang dibutuhkan sangat besar dan menghasilkan tingkat sampling yang tinggi. Namun dalam aplikasinya, pada robot PUMA standar hanya memerlukan tingkat sampling 1kHz. Pada umumnya implementasi kontroler logika fuzzy berbasis FPGA, dilakukan proses secara paralel (concurrent) terutama dibagian proses inferensi aturan IF-THEN, seluruh relasi diimplementasikan secara perangkat keras sehingga membutuhkan komponen internal FPGA paling besar jika dibandingkan dengan proses lainnya. Pada robot manipulator 6 DOF membutuhkan 6 kontroler servo, sehingga kebutuhan komponen internal FPGA akan semakin besar jika diproses secara paralel. Desain arsitektur dari SCC-FLC (Six Channel Compact Fuzzy Logic Controller) pada penelitian disertasi merupakan kontroler logika fuzzy kompak enam kanal yang memerlukan sedikit komponen internal FPGA, karena bekerja secara serial (pipeline) dan menggunakan metode multiplek untuk melayani enam kanal kontrol servo; namun tingkat sampling tiap kanalnya lebih besar dari 1kHz didasarkan pada tingkat sampling standar robot PUMA 700. Untuk mendesain secara keseluruhan SCC-FLC, diawali dengan ix membangun desain arsitektur dari Compact Fuzzy Logic Controller (Compact-FLC, C-FLC) yang merupakan kontroler logika fuzzy kompak satu kanal. Desain arsitektur SCC-FLC diperoleh dengan mengembangkan desain modul FLC-Processor yang merupakan bagian dari C-FLC yang dimultiplek menjadi enam kanal. Desain arsitektur C-FLC dilakukan melalui dua tahapan yaitu: 1. Membagi desain arsitektur menjadi empat modul FPGA yaitu: fuzzyfication; rule_eval; max_defuz; calc_wa, masing-masing memiliki fungsi yang spesifik yang secara keseluruhan merupakan bagian proses dari algoritma FLC mamdani. 2. Dilakukan dengan mendeskripsikan fungsi spesifik ke empat modul FPGA ke dalam perangkat keras melalui bahasa pemrograman VHDL. Waktu proses dari modul FLC-Processor selanjutnya digunakan sebagai referensi waktu dari multiplek pada desain arsitektur SCC-FLC. Tahapan desain arsitektur dari SCC-FLC terdiri dari 4 tahapan yaitu: 1. Modul FLC-Processor (FLC-P) dalam C-FLC digunakan kembali dalam desain arsitektur SCC-FLC, selanjutnya dimodifikasi dan diletakkan diluar C-FLC sebagai modul LUT-MBF. Pada desain arsitektur SCC-FLC secara keseluruhan ditambahkan 6 modul: LUT-MBF, ADC-I, DAC-I, ECEG, SPL dan TAC yang memiliki fungsi spesifik agar dapat memproses algoritma FLC secara multiplek. 2. Menentukan sejumlah saluran masukan dan keluaran pada setiap modul termasuk jenis, arah dan jumlah bitnya. Operasi fungsi modul ditentukan pada langkah ini dalam hal interkoneksi antar modul. 3. Menentukan operasi fungsi dari modul sesuai dengan algoritma dari desain arsitektur SCC-FLC. 4. Menentukan urutan proses pada setiap kanal agar dapat memperkirakan waktu proses untuk enam kanal berdasarkan waktu proses dari modul FLC-P. Pengujian secara simulasi menggunakan frekwensi pewaktu (clock) 50mhz; jumlah fuzzyset fungsi keanggotaan E=CE=16, menghasilkan waktu proses untuk masing-masing modul yaitu: ?????=?????? untuk modul fuzzyfication, ??????=??????? untuk modul rule_eval, ??????=????? untuk modul max_defuz, ?????=????? untuk modul calc_wa. Berdasarkan waktu proses, dapat diperoleh model matematik untuk karakteristik tingkat sampling. Model matematik tersebut adalah: (1)−??=??? (?????, ??????, ??????, ?????) (6)−??1=106?? (2)−?????=(29+2.????+2.?????).?? (7)−??1=1000??1 (3)−??????=(2+3.????.?????).?? (8)−??6=106(6×??) (4)−??????=(2+????).?? (9)−??6=1000??6 ?? (5)−?????=30,5.?? dengan ??(??) waktu jeda antar kanal multiplek; ?????(??) waktu proses modul fuzzyfication; ??????(??) waktu proses modul rule_eval; ??????(??) waktu proses modul max_defuz; ?????(??) waktu proses modul calc_wa, ??1(???) tingkat sampling satu kanal; ??1(??) waktu sampling satu kanal; ??6(???) tingkat sampling enam kanal, ??6(??) waktu sampling enam kanal. Hasil pengujian pada Compact-FLC secara simulasi, diperoleh tingkat sampling sebesar 64,94khz atau periode sampling 15,4μs, dioperasikan pada frekwensi 50 MHz. Berdasarkan dari model matematik karaktersitik tingkat sampling dengan jumlah fuzzyset untuk fungsi keanggotaan E=CE=16 dan dioperasikan pada frekwensi sebesar 50 MHz; diperoleh tingkat sampling (sampling rate) dari SCC-FLC sebesar 10,82kHz (periode sampling 92,4 μs), dimana telah melebihi target (>1kHz) sebagai kontroler motor servo robot manipulator 6 DOF yaitu sebesar 10,82 kali lipatnya. Hasil penelitian disertasi ini adalah sebuah konsep baru Kontroler Logika Fuzzy Kompak enam kanal (Six Channel Compact-FLC) berbasis FPGA dengan metode x multiplek untuk kontroler servo robot manipulator. Konsep ini mengoptimalkan penggunaan FPGA resource yang seminimal mungkin dengan desain arsitektur secara pipeline. Selain itu, akan mendukung: sistem kontrol terdistribusi, sistem modular pada konsep arsitektur terbuka dalam sistem kontrol robot industri berbasis PC, yang ditempatkan pada posisi Interface Layer. Dengan mengembangan PC sebagai kontroler servo robot manipulator, industri tidak perlu bergantung sepenuhnya kepada vendor tertentu. Karena tidak membutuhkan slot ekpansi, sistem kontroler robot industri bisa menjadi lebih portabel dengan menggunakan komputer yang tidak tersedia slot ekpansi seperti laptop dan lain sebagainya. Dengan demikian, akan memudahkan perawatan karena s

English Abstract

The use of robots in manufacturing industry intended that the processes are carried out manually can work automatically; especially jobs that require high processing accuracy, hazardous work areas, requiring iterative process to obtain a product with uniform production quality as well as other reasons. In general, the computer has been provided by the manufacturers of robots and paired with a mechanical robot because it has been designed to conform to the geometry of the robot, especially on the hardware device. In computer-based robotic systems, processes performed are: servo control algorithm, the inverse kinematic algorithms, programming languages for robot applications and other software applications. Development of a servo control algorithm is generally implemented in the form of software that is executed by a computer together with additional hardware. In addition, the computer also perform inverse kinematic processing algorithms to determine how much the angle for each of the six joints, so that the end-effector is positioned at the proper three-dimensional space obtained through a mathematical model of the robot geometry. The precise movement of the robot end-effector manipulator for the manufacturing industry is determined by a servo control system at each joint. Movement of the robot manipulator has a tendency unpredictability caused by disruption of the end-effector is dynamic because the tool moving in all directions in accordance with the workmanship on his material. Thus, it can be solved by a servo controller that does not require the transfer function of the plant and can handle problems that are dynamic load disturbances. Application of PC (Personal Computer) as a servo controller on the robot manipulator, the weaknesses are: Servo system overload performance of the computer; sampling rate is very low; using a computer expansion slot; wiring system becomes complicated; replacement computer becomes difficult. The fuzzy logic controller in the manufacturing industry has proven to be able to resolve the problems of unpredictable disturbaces and unknown transfer function of plant. There are some implementations of fast fuzzy logic controller using FPGA technology but required very large FPGA Resources and produce a high sampling rate. However, in its application, the standard PUMA robot requires only sampling rate of 1kHz. In general, the implementations of FPGA-based fuzzy logic controller will perform the processes in parallel (concurrent); especially in the process of inference IF-THEN rules, the entire relationship is implemented in hardware that requires the large FPGA resources when compared with other processes. The 6 DOF robot manipulator requires 6 servo controllers, so that the needs of FPGA resources will be even greater if it works in parallel processing. The architectural design of SCC-FLC (Six Channel Compact Fuzzy Logic Controller) on dissertation research is a compact six-channel fuzzy logic controller which requires a bit of FPGA Resources, because working in a serial (pipeline) and using the multiplex method to serves six-channel servo control; but the sampling rate of each channel greater than 1 kHz of sampling rate is based on a standard robot PUMA 700. To design the overall SCC-FLC, was began with architectural design of the Compact Fuzzy Logic Controller (FLC Compact, C-FLC) which is a single channel compact fuzzy logic. The architectural design xii of SCC-FLC is obtained by developing design of FLC-Processor module that is part of the C-FLC which is multiplexed into six channels. The architectural design of C-FLC is done with through two steps: 1. Architectural design divides into four FPGA modules namely: fuzzyfication; rule_eval; max_defuz; calc_wa, each has a specific function as a whole is part of the process of mamdani FLC algorithm.Done by describing the specific functions of the four modules in a hardware FPGA through VHDL programming language. 2. Performed with four modules describing specific functions into hardware FPGA through VHDL programming language. The processing time of the FLC-processor module is further used as a reference time of multiplex on the architectural design of SCC-FLC. Architectural design stages of SCC-FLC consists of 4 stages: 1. FLC-Processor Module (FLC-P) in the C-FLC reused in architectural design SCC-FLC, subsequently modified and placed outside the C-FLC as LUT-MBF module. In the architectural design of the overall SCC-FLC are added 6 modules: LUT-MBF, ADC-I, DAC-I, ECEG, SPL and TAC that have specific functions in order to process the FLC algorithm in multiplex. 2. Specifies the number of input and output channels on each module including the type, direction and number of bits. Operations module functions specified in this step in terms of interconnection between modules. 3. Determining the function of the module operation in accordance with the algorithm of architectural design SCC-FLC. 4. Determine the order process on each channel in order to estimate the processing time of six channels based on a processing time of FLC-P module. Results of testing are simulated using frequency timer (clock) about 50MHz; fuzzyset number of membership function E = CE = 16, resulting in processing time for each module are: ?????=?????? for fuzzyfication module, ??????=??????? for rule_eval module, ??????=????? for max_defuz module, ?????=????? for calc_wa module. Based on its processing time can be obtained the mathematical model for the characteristics of the sampling rate. The mathematical model are: (1)−??=??? (?????, ??????, ??????, ?????) (6)−??1=106?? (2)−?????=(29+2.????+2.?????).?? (7)−??1=1000??1 (3)−??????=(2+3.????.?????).?? (8)−??6=106(6×??) (4)−??????=(2+????).?? (9)−??6=1000??6 ?? (5)−?????=30,5.?? With ??(??) is the time of interval between multiplex channels; ?????(??) is processing time of fuzzyfication module; ??????(??) is processing time of rule_eval module; ??????(??) is processing time of max_defuz module; ?????(??) is processing time of calc_wa module; ??1(?ℎ?) is sampling rate of one channel; ??1(??) is sampling time of single channel; ??6(?ℎ?) is sampling rate of six channels and ??6(??) sampling time of six channels. Test results on Compact-FLC in simulation, obtained sampling rate of 64,94kHz or sampling period 15,4μs, operated at a frequency of 50 MHz. Based on the mathematical model of the the sampling rate characteristics by the number of fuzzyset for membership function E = CE = 16 and operated at a frequency of 50 MHz; obtained SCC-FLC sampling of 10,82kHz (sampling period of 92,4 μs), which has exceeded the target (> 1kHz) as 6 DOFs servo motor controllers for robotic manipulator that is equal to 10,82 times as much. The results of this dissertation research is a new concept of six channels Compact Fuzzy Logic Controllers (Six Channel Compact-FLC) based on FPGA with multiplex method for robotic manipulator servo controllers. The concept is optimizing of the FPGA xiii resource usage to a minimum with the architectural design in the pipeline. Moreover, it will support: distributed control systems, modular systems on open architecture concept in industrial robot control system based on PC, which is placed in the position of the Interface Layer. By developing the PC as a servo controllers of manipulator robot, the industry does not need to rely entirely on a particular vendor. Because it does not require expansion slot, industrial robot controller system can be more portable by using a computer that is not available expansion slots such as laptops and so forth. Thus, it would be easy maintenance because the wiring system will be much simpler.

Other Language Abstract

UNSPECIFIED

Item Type: Thesis (Doctor)
Identification Number: DES/629.892/SIS/d/061502072
Subjects: 600 Technology (Applied sciences) > 629 Other branches of engineering > 629.8 Automatic control engineering
Divisions: S2 / S3 > Doktor Teknik Mesin, Fakultas Teknik
Depositing User: Samsul Arifin
URI: http://repository.ub.ac.id/id/eprint/161058
Full text not available from this repository.

Actions (login required)

View Item View Item