

## BAB VI

### KESIMPULAN DAN SARAN

#### 6.1. Kesimpulan

Berdasarkan pengujian dan analisis implementasi filter FIR pada FPGA, dapat ditarik kesimpulan sebagai berikut:

1. Algoritma filter FIR telah dapat di implementasikan pada FPGA dan output filter telah sesuai dengan spesifikasi yaitu dengan frekuensi cut-off 20KHz, ini dapat dilihat dari pengujian output filter bahwa ketika filter digital FIR diberi masukan sinyal sinusoida dengan frekuensi 20 – 22.000 Hz, maka sinyal yang diatas 20.000 Hz (frekuensi cut-off) akan diredam. Hal ini menunjukkan kinerja dari filter FIR, baik dengan metode Hamming window, Blackman window maupun Hanning window, filter akan meloloskan sinyal yang frekuensi nya lebih rendah dari frekuensi cut-off yaitu sebesar 20KHz, dan akan meredam frekuensi diatasnya.
2. Dari ketiga metode *Windowing* yang penulis pakai pada percobaan disimpulkan bahwa pemakaian komponen yang ada di FPGA terbesar adalah dengan menggunakan metode *Hanning*, yaitu penggunaan Slice Registers sebesar 10%, slice of LUTs 14%, MUXCYs 25%, bonded IOBs 6% BUFG/BUFGMUXs 25% dan DSP48A1 100%. dan yang paling hemat penggunaannya adalah dengan metode Hamming dengan penggunaan Slice Registers sebesar 7%, slice of LUTs 9%, MUXCYs 13%, bonded IOBs 6% BUFG/BUFGMUXs 25% dan DSP48A1 86%

#### 6.2.Saran

Saran-saran dalam pengimplementasian maupun peningkatan unjuk kerja sistem ini dapat diuraikan sebagai berikut:

1. Untuk mengimplementasikan filter dengan orde yang lebih tinggi, penulis menyarankan untuk menggunakan FPGA yang lain.
2. Frekuensi audio yang digunakan sebagai input terlalu rendah. Untuk penggunaan FPGA yang maksimal bisa digunakan frekuensi yang lebih tinggi seperti frekuensi radio.